Diese technische Evaluierung befasste sich mit der Performance-Messung kryptografischer Algorithmen auf einer Vielzahl von Embedded-Plattformen, mit einem besonderen Fokus auf dem Vergleich zwischen dedizierter Hardware-Beschleunigung und reiner Software-Implementierung.
Methodik & Vergleichbarkeit
Um eine objektive Vergleichbarkeit über verschiedene Architekturen hinweg zu gewährleisten, wurde OpenSSL als einheitliche Test-Schnittstelle verwendet.
- Schnittstelle: Nutzung von
openssl speedundopenssl speed -evp. - Hardware-Integration: Auf Plattformen wie dem TI Jacinto 7 wurde die
devcrypto-Engine eingebunden, um kryptografische Operationen transparent an die Hardware-Beschleuniger zu delegieren. - Algorithmik: Getestet wurden sowohl symmetrische Verfahren (AES-CBC/ECB, SHA-256/512, ChaCha20) als auch asymmetrische Verfahren (RSA, ECDSA/ECDH mit NIST- und Brainpool-Kurven).
Evaluierte Hardware-Plattformen
Der Vergleich deckte ein breites Spektrum ab, um die Unterschiede in der Krypto-Architektur herauszuarbeiten:
- Automotive SoCs: TI Jacinto 7 (ARM Cortex-A72 mit Krypto-Hardware) und NXP S32G (HSE - Hardware Security Engine).
- Automotive MCUs: Infineon AURIX TC38 (Tricore) als sicherheitskritischer Controller.
- Referenz-Plattformen: Jetson Nano, Raspberry Pi 3/4 (ARM Cortex-A53/A72 ohne/mit deaktivierten Erweiterungen) sowie ein x86-System als Baseline.
Zentrale Erkenntnisse
1. Hardware-Support ist entscheidend Das größte Unterscheidungsmerkmal war die native Unterstützung spezifischer Algorithmen in der Hardware-Unit. Fehlende Hardware-Unterstützung zwang das System zur Software-Emulation, was zu signifikanten Performance-Einbußen und hoher CPU-Last führte.
2. Durchsatz vs. Latenz (“Small Block Penalty”) Ein interessantes Ergebnis war die Überlegenheit der Software-Emulation bei sehr kleinen Datenblöcken (z. B. 16 Byte). Hier überwog der Overhead durch Systemaufrufe (IOCTLs) und DMA-Setup die eigentliche Berechnungszeit. Bei großen Datenblöcken (ab 16 KB) kehrte sich dies massiv um: So konnte auf dem TI Jacinto 7 ein Durchsatzplus von bis zu Faktor 40 gegenüber der Software-Lösung erzielt werden.
3. Systementlastung Neben der reinen Geschwindigkeit war die Reduzierung der CPU-Last der wichtigste Vorteil der Hardware-Beschleuniger. Dies ermöglichte es dem SoC, rechenintensive Verschlüsselungen im Hintergrund durchzuführen, während die Hauptkerne für kritische Echtzeit-Anwendungen zur Verfügung standen.
Die Ergebnisse wurden automatisiert extrahiert und grafisch aufbereitet, um fundierte Architekturentscheidungen für zukünftige Automotive-Sicherheitssysteme zu ermöglichen.